대역폭, 전력소모, 용량 등에 주목

(지디넷코리아=장경윤 기자)SK하이닉스가 차세대 HBM(고대역폭메모리) 상용화를 위해 다방면의 기술 고도화가 필요하다고 강조했다. 특히 전력 효율성의 경우, 주요 파운드리 기업과의 협력이 보다 긴밀해질 것으로 관측된다.

이규제 SK하이닉스 부사장은 2일 인천 송도 컨벤시아에서 열린 'KMEPS 2025년 정기학술대회'에서 HBM의 개발 방향에 대해 발표했다.

HBM 세대별 D램 적층 수와 적용 기술 로드맵(사진=SK하이닉스)

이 부사장은 이날 SK하이닉스의 차세대 HBM 개발을 위한 과제로 ▲대역폭(Bandwith) ▲전력소모(Power) ▲용량(Capacity) 세 가지를 강조했다.

대역폭은 데이터를 얼마나 빨리 전송할 수 있는지 나타내는 척도다. 대역폭이 높을수록 성능이 좋다. 대역폭을 늘리기 위해선 일반적으로 I/O(입출력단자) 수를 증대시켜야 한다. 실제로 HBM4(6세대)의 경우, HBM3E(5세대) 대비 I/O 수가 2배 늘어난 2천48개가 된다.

이 부사장은 "고객사들은 SK하이닉스가 만들 수 있는 것보다 높은 대역폭을 원하고 있고, 일각에서는 I/O수를 4천개까지 얘기하기도 한다"며 "그러나 I/O 수를 무작정 늘린다고 좋은 건 아니기 때문에, 기존 더미 범프를 실제 작동하는 범프로 바꾸는 등의 작업이 필요할 것"이라고 설명했다.

결과적으로 차세대 HBM은 전력소모와 용량 면에서 진보를 이뤄야 할 것으로 관측된다. 특히 전력소모의 경우, 로직 공정과의 연관성이 깊다. HBM은 D램을 적층한 코어다이의 컨트롤러 기능을 담당하는 로직다이가 탑재된다. 기존에는 이를 SK하이닉스가 자체 생산했으나, HBM4부터는 이를 파운드리에서 생산해야 한다.

이 부사장은 "HBM의 로직 공정은 주요 파운드리 협력사와의 협업이 굉장히 중요한데, 이런 부분에서 긴밀한 설계적인 협업이 있다"며 "SK하이닉스도 패키지 관점에서 여러 아이디어를 내고 있다"고 설명했다.

HBM의 용량은 D램의 적층 수와 직결된다. 현재 상용화된 HBM은 D램을 최대 12개 적층하나, 향후에는 16단, 20단 등으로 확대될 예정이다.

다만 차세대 HBM을 제한된 규격(높이 775마이크로미터) 내에서 더 많이 쌓기 위해서는 각 D램의 간격을 줄여야 하는 난점이 있다. 예를 들어, HBM이 12단에서 16단으로 줄어들게 되면 각 D램간의 간격은 절반으로 감소된다. 

때문에 SK하이닉스는 기존 어드밴스드 MR-MUF와 더불어 하이브리드 본딩 기술을 고도화하고 있다. 하이브리드 본딩은 범프를 쓰지 않고 각 D램을 직접 연결하는 방식으로, 칩 두께를 줄이고 전력 효율성을 높이는 데 유리하다. 

다만 하이브리드 본딩도 현재로선 상용화에 무리가 있다. 기술적 난이도가 높아, 양산성 및 신뢰성을 충분히 확보해야 한다는 문제가 남아있기 때문이다.

이 부사장은 "차세대 HBM 개발과 관련해 위와 같은 세가지 요소가 굉장히 복잡하게 얽혀있는 상황"이라며 "이외에도 차세대 HBM 시장에서는 메모리 기업들이 제조원가를 어떻게 줄이느냐가 가장 중요한 과제가 될 것으로 생각한다"고 설명했다.

장경윤 기자(jkyoon@zdnet.co.kr)

Copyright © 지디넷코리아. 무단전재 및 재배포 금지.